تکنیک های کاهش اتلاف برق در طراحی همزمان چیست؟

من به عنوان یک تأمین کننده در زمینه طراحی همزمان ، من از دست اول شاهد اهمیت روزافزون کاهش اتلاف برق در این دامنه بوده ام. در الکترونیک مدرن ، مصرف برق یک عامل مهم است که نه تنها بر هزینه عملیاتی بلکه بر طول عمر و قابلیت اطمینان دستگاه ها نیز تأثیر می گذارد. در طراحی همزمان ، که در آن چندین مؤلفه با یک سیگنال ساعت مشترک کار می کنند ، مدیریت اتلاف قدرت حتی بسیار مهم تر می شود. در این وبلاگ ، برخی از تکنیک های مؤثر برای کاهش اتلاف برق در طراحی همزمان را به اشتراک می گذارم.

1. دروازه ساعت

دروازه ساعت یکی از تکنیک های پرکاربرد برای کاهش قدرت در طراحی همزمان است. در یک سیستم همزمان ، سیگنال ساعت به طور مداوم در حال جابجایی است و تمام فلاپ ها و عناصر پی در پی را هدایت می کند. با این حال ، همه این عناصر نیازی به تغییر حالت های خود در هر چرخه ساعت ندارند. دروازه ساعت به ما امکان می دهد سیگنال ساعت را به قسمتهای مدار که در حال حاضر در حال استفاده نیستند غیرفعال کنیم.

به عنوان مثال ، در یک ریزپردازنده ، واحدهای مختلف عملکردی مانند واحد منطق حسابی (ALU) ، حافظه حافظه نهان و واحد کنترل ممکن است همیشه فعال نباشد. با اجرای شیروانی ساعت ، می توانیم ساعت را از رسیدن به این واحدهای بیکار متوقف کنیم و از این طریق میزان مصرف پویا را کاهش دهیم. قدرت پویا متناسب با مربع ولتاژ ، خازن سوئیچینگ و فرکانس سوئیچینگ است. هنگامی که ساعت دروازه می شود ، فرکانس تعویض اجزای بیکار صفر می شود و مصرف انرژی پویا آنها نیز به همین ترتیب انجام می شود.

برای اجرای دروازه ساعت ، ما به طور معمول از یک سلول دروازه ساعت استفاده می کنیم. این سلول دارای یک ورودی فعال است که کنترل می کند که آیا سیگنال ساعت به مدار مقصد منتقل می شود یا خیر. هنگامی که سیگنال Enable زیاد باشد ، ساعت مجاز به عبور است. وقتی کم باشد ، ساعت مسدود می شود. بسیاری از ابزارهای مدرن طراحی مدار یکپارچه ، ساخته شده - در پشتیبانی از سنتز دروازه ساعت ، و ترکیب این تکنیک در طراحی را نسبتاً آسان می کنند. برای کسب اطلاعات بیشتر در مورد مواد طراحی همزمان که می تواند در رابطه با مدارهای ساعت - دروازه استفاده شود ، می توانید بازدید کنیدکاغذ تزئینی طراحی همزمانبشر

2. مقیاس ولتاژ

یکی دیگر از تکنیک های مؤثر برای کاهش اتلاف برق ، مقیاس بندی ولتاژ است. مصرف انرژی پویا یک مدار توسط فرمول (p = cv^{2} f) داده می شود ، جایی که (c) ظرفیت تعویض است ، (v) ولتاژ تأمین است و (f) فرکانس سوئیچینگ است. همانطور که از فرمول می بینیم ، مصرف برق متناسب با مربع ولتاژ تأمین است. بنابراین ، کاهش ولتاژ عرضه می تواند میزان مصرف برق مدار را به میزان قابل توجهی کاهش دهد.

با این حال ، مقیاس بندی ولتاژ بدون چالش های آن نیست. با کاهش ولتاژ تأمین ، ولتاژ آستانه ترانزیستورها به یک عامل مهم تر تبدیل می شود. ترانزیستورها ممکن است به سرعت تغییر نکنند و ممکن است تأخیر انتشار مدار افزایش یابد. برای پرداختن به این مسئله ، می توانیم از مقیاس بندی ولتاژ پویا (DVS) استفاده کنیم. در DVS ، ولتاژ تأمین به صورت پویا بر اساس بار کار مدار تنظیم می شود. هنگامی که مدار در حال انجام یک کار با کارایی بالا است ، برای اطمینان از عملکرد سریع ولتاژ بالاتری اعمال می شود. هنگامی که حجم کار کم است ، ولتاژ برای صرفه جویی در انرژی کاهش می یابد.

به عنوان مثال ، در یک دستگاه تلفن همراه ، پردازنده ممکن است هنگام اجرای یک گرافیک - بازی فشرده با ولتاژ بالا کار کند. اما هنگامی که دستگاه در حالت آماده به کار قرار دارد ، ولتاژ را می توان به سطح بسیار کمی کاهش داد و مصرف برق را به حداقل می رساند. اجرای DVS به یک واحد مدیریت انرژی (PMU) نیاز دارد که می تواند ولتاژ عرضه را در پرواز تنظیم کند. همچنین برای تعیین سطح ولتاژ مناسب نیاز به نظارت دقیق بر حجم کار دارد. شما می توانید برخی از مواد طراحی همزمان مربوطه را پیدا کنید که برای برنامه های کم ولتاژ مناسب باشدکاغذ دکوراسیون طراحی همزمانبشر

3. بهینه سازی منطق

بهینه سازی منطق یک روش اساسی برای کاهش اتلاف برق در طراحی همزمان است. با ساده کردن مدارهای منطقی ، می توانیم تعداد ترانزیستورها و فعالیت سوئیچینگ را کاهش دهیم که به نوبه خود باعث کاهش مصرف برق می شود.

یک رویکرد متداول برای بهینه سازی منطق استفاده از جبر بولی برای ساده سازی عبارات منطقی است. به عنوان مثال ، ما می توانیم از نقشه های Karnaugh یا الگوریتم های Quine - McCluskey استفاده کنیم تا حداقل مبلغ - محصولات یا محصول - را از عبارت برای یک عملکرد منطق خاص پیدا کنیم. با به حداقل رساندن تعداد دروازه های منطق ، ظرفیت و فعالیت سوئیچینگ در مدار را کاهش می دهیم.

یکی دیگر از جنبه های بهینه سازی منطق استفاده از سبک های منطق کم است. به عنوان مثال ، منطق فلز مکمل - اکسید - نیمه هادی (CMOS) به طور گسترده ای در مدارهای یکپارچه مدرن مورد استفاده قرار می گیرد زیرا مصرف قدرت استاتیک کم دارد. در منطق CMOS ، ترانزیستورها به گونه ای ترتیب داده می شوند که در صورت وجود مدار در حالت پایدار ، هیچ مسیری مستقیم از منبع تغذیه به زمین وجود ندارد.

علاوه بر این ، ما همچنین می توانیم از لوله کشی برای بهینه سازی منطق استفاده کنیم. لوله کشی یک مسیر ترکیبی طولانی را به چندین مرحله کوتاه تر تقسیم می کند که هر کدام دارای یک ثبت در بین هستند. این باعث کاهش تأخیر انتشار مدار می شود و اجازه می دهد تا مدار با فرکانس ساعت بالاتر با مصرف انرژی کمتری کار کند.

4. قدرت - برنامه ریزی کف آگاه

قدرت - آگاهی از کف سازی یک روش مهم است که می تواند در طراحی همزمان تأثیر قابل توجهی در اتلاف برق داشته باشد. برنامه ریزی کف فرآیند تنظیم بلوک های مختلف عملکردی یک مدار در طرح تراشه است. با در نظر گرفتن دقیق نیازهای برق هر بلوک ، می توانیم توزیع برق را بهینه کنیم و مصرف کلی انرژی را کاهش دهیم.

به عنوان مثال ، ما می توانیم بلوک های قدرت بالا را در کنار هم قرار دهیم و آنها را نزدیک به پین ​​های منبع تغذیه قرار دهیم. این باعث کاهش طول خطوط توزیع برق و ضررهای مقاومت همراه می شود. ما همچنین می توانیم بلوک های قدرت و قدرت کم و کم را از هم جدا کنیم تا از تداخل بین آنها جلوگیری شود.

علاوه بر این ، کف پوش آگاهانه همچنین می تواند ویژگی های حرارتی مدار را در نظر بگیرد. بلوک های قدرت بالا باعث ایجاد گرمای بیشتری می شوند و در صورت عدم قرار دادن صحیح ، دمای محلی روی تراشه ممکن است افزایش یابد ، که می تواند باعث افزایش مصرف برق و کاهش قابلیت اطمینان مدار شود. با گسترش بلوک های قدرت بالا و ارائه مسیرهای کافی برای اتلاف گرما ، می توانیم توزیع دمای یکنواخت تری را روی تراشه حفظ کنیم.

5. کاهش قدرت نشت

علاوه بر قدرت پویا ، قدرت نشت نیز منبع مهمی از اتلاف قدرت در مدارهای یکپارچه مدرن ، به ویژه در فن آوری های عمیق - زیر میکرون است. قدرت نشت ناشی از جریان است که حتی در هنگام خاموش شدن از طریق ترانزیستورها جریان می یابد. چندین روش برای کاهش قدرت نشت وجود دارد.

یک تکنیک استفاده از CMOS چند آستانه (MTCMOS) است. در MTCMO ها ، ترانزیستورهایی با ولتاژهای آستانه مختلف در مدار استفاده می شوند. ترانزیستورهای آستانه بالا جریان نشت کمتری دارند اما تأخیر سوئیچینگ بالاتر دارند ، در حالی که ترانزیستورهای آستانه کم سرعت سوئیچینگ بالاتری دارند اما جریان نشت بالاتر دارند. با استفاده از ترانزیستورهای آستانه بالا در قسمت های بیکار مدار و ترانزیستورهای آستانه کم در قسمت های فعال ، می توانیم بدون قربانی کردن عملکرد بیش از حد ، قدرت نشت کلی را کاهش دهیم.

تکنیک دیگر دروازه بان است. شبیه به دروازه ساعت ، دروازه برق منبع تغذیه را به قسمت های بیکار مدار جدا می کند. هنگامی که یک بلوک در حال استفاده نیست ، یک سوئیچ برق (معمولاً یک ترانزیستور آستانه بالا) خاموش می شود و منبع تغذیه آن بلوک را قطع می کند. این امر جریان نشت را در بلوک بیکار از بین می برد. با این حال ، دروازه بان نیز دارای اشکالاتی است ، از جمله نیاز به شارژ - بالا و شارژ - زمان خاموش و خاموش شدن بلوک ، که ممکن است تأخیر در مدار ایجاد کند.

پایان

کاهش اتلاف برق در طراحی همزمان یک چالش چند منظوره است که نیاز به استفاده از ترکیبی از تکنیک ها دارد. دروازه ساعت ، مقیاس بندی ولتاژ ، بهینه سازی منطق ، قدرت - برنامه ریزی آگاه و کاهش قدرت نشت همه تکنیک های مؤثر هستند که می توانند برای دستیابی به صرفه جویی در مصرف برق قابل استفاده باشند. ما به عنوان یک تأمین کننده طراحی همزمان ، ما متعهد به ارائه محصولات و راه حل های با کیفیت بالا هستیم که شامل این تکنیک های کاهش قدرت است.

اگر شما علاقه مند به کسب اطلاعات بیشتر در مورد محصولات طراحی همزمان ما هستید یا در مورد کاهش قدرت در پروژه های خود سؤالی دارید ، ما شما را ترغیب می کنیم تا برای بحث تهیه با ما تماس بگیرید. ما مشتاقانه منتظر همکاری با شما هستیم تا بتوانیم راه حل های طراحی همزمان همزمان و کارآمد و قابل اطمینان بیشتری ایجاد کنیم.

منابع

1. وست ، نیل او و دیوید هریس. طراحی CMOS VLSI: چشم انداز مدارها و سیستم ها. آدیسون - وسلی ، 2010.
2. Rabaey ، Jan M. ، Anantha Chandrakasan و Borivoje Nikolic. مدارهای یکپارچه دیجیتال: چشم انداز طراحی. پیرسون ، 2016.
3. Chandrakasan ، Anantha P. ، و Massoud Pedram. طراحی کم CMOS VLSI. ناشران دانشگاهی Kluwer ، 2000.